

đđ

KIẾN TRÚC PHẦN CỨNG — PHẦN MỀM ZYNQ ULTRASCALE+ MPSoC

Học phần:

Thực Tập

Giảng viên hướng dẫn:

TS. Nguyễn Minh Tuấn

ThS.Vương Viết Thao


Sinh viên thực hiện:

Phan Quang Hưng - B22DCDT149

Vũ Tiến Quốc - B22DCDT


1. Tổng quan Zynq UltraScale+ MPSoC

- Kiến trúc không đồng nhất: PS (Arm) + PL (FPGA) trên cùng một die.
- DDR4 dùng chung cho PS và các IP PL; AXI Interconnect làm cầu nối dữ liệu và điều khiển.
- Mục tiêu thiết kế: kết hợp linh hoạt phần mềm với hiệu năng song song phần cứng.



2. Processing System (PS)

- APU (Application Processing Unit): Quad-core Arm Cortex-A53 64-bit
- RPU (Real-time Processing Unit): Dual-core Arm Cortex-R5 32-bit cho các tác vụ thời gian thực
- GPU: Mali-400, tích hợp bộ xử lý điểm ảnh và hình học
- Kết nối ngoại vi: Hỗ trợ các chuẩn tốc độ cao như PCIe, SATA, DisplayPort (4K), USB 3.0 và hệ thống I/O đa hợp (MIO) lên đến 78 chân
- Vai trò phần mềm: khởi động, quản lý DDR4, cấu hình PL (nạp bitstream), điều phối DMA, nhận ngắt và xử lý kết quả.




3. Programmable Logic

- Tài nguyên logic dồi dào: Gần 600.000 tế bào logic (logic cells) và hơn 548.000 CLB flip-flops.
- Bộ nhớ: 32,1 Mb Block RAM và 8,8 Mb RAM phân tán.
- Xử lý tín hiệu: 2.520 khối DSP slices phục vụ tính toán song song.
- Giao tiếp: 24 bộ thu phát GTH tốc độ cao lên đến 16,3 Gb/s

Dựa vào sơ đồ:

- picoRV32 Control : Điều phối trung tâm
- AXI DMA : Truyền tải dữ liệu
- FIFO / BRAM:
 - Lưu trữ tạm thời dữ liệu ảnh, trọng số và các ma trận trung gian.
 - Tối ưu độ trễ đọc/ghi (1 chu kỳ clock), giảm phụ thuộc vào RAM ngoài.
- Dataflow: Khối tạo cửa sổ trượt (Sliding Window Generator).
- Compute Engine : Tăng tốc tính toán CNN
- Interrupt : Đồng bộ & Báo hoàn thành



3. Cơ chế phối hợp giữa PS và PL

1. Cấp nguồn & Cách ly vật lý

- Dịch mức điện áp (Level Shifters): Toàn bộ tín hiệu đi qua ranh giới giữa PS và PL đều phải qua các bộ dịch mức vật lý.
- Cách ly miền nguồn: PL được coi là một miền nguồn độc lập (PLPD) và có thể tắt hoàn toàn để tiết kiệm điện.
- Khối cách ly AXI: Các bus AXI giữa hai miền được bảo vệ bởi các khối cách ly để ngăn lỗi khi PL chưa được cấu hình hoặc mất nguồn; việc kích hoạt giao tiếp phải thông qua phần mềm trên PS điều khiển đơn vị PMU

2. Giao tiếp dữ liệu qua AXI Interfaces

- PS Master → PL Slave: Các bộ xử lý (APU, RPU) của PS truy cập trực tiếp để điều khiển các thanh ghi hoặc bộ nhớ dưới PL.
- PL Master → PS Memory: PL có thể truy cập vào RAM DDR4 của hệ thống thông qua nhiều loại cổng khác nhau:
 - Cổng HP: Đường truyền tốc độ cao, không đồng bộ cache.
 - Cổng HPC: Hỗ trợ đồng bộ cache một chiều (I/O Coherency).
 - Cổng ACP/ACE: Hỗ trợ đồng bộ cache trực tiếp với vi xử lý ARM hoặc đồng bộ hai chiều toàn phần,.

3. Cơ chế phối hợp giữa PS và PL

3. Đồng bộ bằng Tín hiệu ngắt

- PL IRQs: 16 đường ngắt dùng chung chạy trực tiếp từ PL nối vào bộ quản lý ngắt GIC của PS khi FPGA xử lý xong.
- IPI (Inter-Processor): Cơ chế ngắt liên bộ xử lý gồm 4 kênh ngắt từ PS sang PL và 7 kênh ngược lại từ PL sang PS.
- PMU GPI/GPO: Hệ thống 32 đường truyền xuống (GPO) và 32 đường nhận lên (GPI) giúp đồng bộ trạng thái runtime.

4. Xung nhịp & Reset hệ thống

- Xung nhịp cấp (PL_CLK): PS cung cấp 4 đường xung độc lập để vận hành các khối logic ứng dụng của PL.
- Xung phản hồi (F2P): PL cấp ngược lại 2 đường clock tham chiếu phụ cho khối tiêu thụ nguồn thấp (LPD) của PS.
- Reset & Cấu hình động: PL có thể được nạp lại cấu hình (Dynamic Reconfiguration) từ PS thông qua nạp bitstream ở runtime.

3. Các chuẩn giao tiếp AXI4

1. AXI4 (AXI4 Memory-Mapped)

- Mục đích: Truyền tải dữ liệu bộ nhớ (memory-mapped) đòi hỏi hiệu năng cao.
- Đặc điểm:
 - Hỗ trợ truyền dữ liệu theo cụm (burst) lên đến 256 nhịp chỉ với một pha cấp địa chỉ.
 - Kênh địa chỉ và dữ liệu riêng biệt cho phép đọc/ghi đồng thời.
 - Hỗ trợ xử lý các giao dịch không theo thứ tự (out-of-order).
- Ứng dụng: Dùng cho DMA, bộ điều khiển bộ nhớ (MIG), Block RAM, PCIe

3. Các chuẩn giao tiếp AXI4

2. AXI4-Lite

- Mục đích: Giao tiếp bộ nhớ đơn giản, băng thông thấp (low-throughput).
- Đặc điểm:
 - Tối ưu tài nguyên logic phần cứng, giao diện lập trình đơn giản
 - Chỉ truyền dữ liệu đơn lẻ (single transaction), không hỗ trợ truyền theo cụm (burst)
 - Bus dữ liệu thường là 32-bit hoặc 64-bit.
- Ứng dụng: Cấu hình các thanh ghi điều khiển/trạng thái, bộ điều khiển ngắt, UART Lite.

3. Các chuẩn giao tiếp AXI4

3. AXI4-Stream

- Mục đích: Truyền luồng dữ liệu (streaming data) tốc độ siêu cao.
- Đặc điểm:
 - Không sử dụng địa chỉ (không phải memory-mapped), giúp giảm tối đa độ trễ.
 - Giao tiếp một chiều, sử dụng tín hiệu bắt tay (handshaking) để điều khiển luồng.
 - Kích thước cụm truyền dữ liệu (burst size) không giới hạn.
 - Dữ liệu truyền bắt buộc phải tuần tự, không thể sắp xếp lại thứ tự.
- Ứng dụng: Xử lý tín hiệu số (DSP), truyền phát Video, đẩy dữ liệu vào bộ tăng tốc NPU

4. Tập lệnh RISC V

1. RISC V là gì ?

RISC-V là tập lệnh mở (ISA), không phải một lõi CPU cụ thể.

- Chuẩn lệnh công khai, miễn phí bản quyền; dùng để thiết kế CPU hoặc CPU mềm.
- Kiến trúc RISC: lệnh đơn giản, dễ pipeline và tối ưu trên FPGA.
- Có thể chọn cấu hình theo nhu cầu: 32-bit/64-bit và các extension như M, C.
- Trong đề tài: dùng lõi mềm picoRV32 để thực thi firmware điều phối trong PL.

=> RISC-V là quy tắc CPU hiểu và thực hiện lệnh. picoRV32 là một lõi CPU cụ thể hiện thực tập lệnh RISC-V trong FPGA.

4. Tập lệnh RISC V

2.RV32I: cấu hình nền tảng 32-bit

- RV32I là tập lệnh integer cơ sở 32-bit.
- Có 32 thanh ghi từ x0 đến x31; x0 luôn bằng 0.
- Các nhóm lệnh chính: tính toán số nguyên, load/store, nhánh và nhảy.
- Extension thường gặp:
 - M: nhân/chia số nguyên.
 - C: lệnh nén 16-bit, giúp giảm dung lượng chương trình.

Luồng thực thi cơ bản:

PC → Fetch/Decode → ALU → Register file → Memory interface

=> RV32I đủ để chạy firmware nhúng điều phối hệ thống; CNN không chạy bằng các lệnh CPU này mà được thực hiện song song bằng phần cứng CNN Engine.

4. Tập lệnh RISC V

3.picoRV32: CPU mềm RISC-V trong FPGA

- picoRV32 là lõi CPU mềm nhỏ gọn, mô tả bằng Verilog.
- Firmware được viết bằng C/Assembly RISC-V và tổng hợp cùng các IP phần cứng trong PL.
- Có thể chọn cấu hình tập lệnh, ngắt, nhân/chia và giao diện bộ nhớ.
- Phù hợp với tác vụ điều khiển cục bộ: chạy FSM phức tạp, xử lý trạng thái, cấu hình IP.

4. Tập lệnh RISC V

4.Vai trò picoRV32 trong hệ thống

picoRV32 là bộ điều phối cục bộ trong PL, không phải khối tính CNN.

- Nhận lệnh START và tham số từ ARM Cortex-A53.
- Tạo các AXI4-Stream control packets để cấu hình:
 - Nhóm 2: AXI DMA và bộ đệm.
 - Nhóm 4: Dataflow, kernel, stride, lịch xử lý.
 - Nhóm 1: CNN Engine, số kênh, bias, scale.
- Nhận DONE/status packet sau khi CNN hoàn tất.
- Đồng bộ trạng thái và trả kết quả điều khiển về PS.

Không thuộc nhiệm vụ picoRV32:

- Không đọc/ghi khối dữ liệu lớn thay DMA.
- Không thực hiện MAC, convolution hay pooling.

5. Cơ chế truyền dữ liệu và điều khiển giữa các phân hệ

Sơ đồ tích hợp hệ thống — Nhóm 3: RISC-V Controller

